带电器件测试与防护-CDM防护

CDM防护的对象是集成电路芯片在制造、运输、使用过程中积累的电荷,或者外部环境的电荷,在芯片管脚和外部环境接触时会发生电荷交换的过程,这时候产生的瞬态ESD电流可以达到数十安培,足以将整个芯片烧毁。要防护芯片免遭ESD破坏,必须在芯片内部形成通路之前,在接触管脚处建立一个低阻泄放通路,将积累的电荷全部泄放掉。先进的ESD防护电路应该具有三个要素:

一是要有比较好的电压钳位能力;

二昌失效电流必须足够大;

三是开启时间必须足够小。

在整个芯片内部,必须全面考虑到各个管脚之间的放电路径以及各个管脚的工作环境。这使得ESD的设计在不同工艺下具有不可复制性,即使在同一工艺下,各种不同类型的管脚之间的ESD防护器件同样需要分别进行分析,这就使得ESD防护器件的设计变得更加复杂和艰难。

在IC的使用过程中,因ESD的机理不同,适用于HBM ESD的防护技术不适用于CDM ESD防护(比如静电中和技术,不适用CDM ESD防护),但一些相应的防护原则依然适用,比如避免器件因摩擦或感应带电和电荷缓慢施放的原则。与这些原则相对应的措施有:

1、采用防静电屏蔽包装袋包装器件;

2、绝缘物体远离静电敏感器件30cm以上;

3、规定工作表面电阻的下限,点对点电阻大于104Ω。

但也有一些防护措施目前不易做到的,比如带电器件放置到印制电路上的焊接时就不易采取防护。再加上近期才对CDM ESD开始关注,使用过程中的CDM防护措施还不太完善,需要不断地探讨、研究。


本文由ESD圈收集整理分享,如转载请注明出处:https://www.esd0.com/technology/static/1104.html;

如有侵权,请邮件联系 admin@esd0.com 删除。

=======================================

本站发布的文章以及附件仅限用于学习和研究使用;不得将上述内容用于商业或者非法用途,否则,后果请用户自负。

本站信息来自网络,版权争议与本站无关。您必须在下载后的24个小时之内,从您的电脑中彻底删除上述内容。

如果您对本站的标准感兴趣,请前往对应的标准官方网站购买并得到授权。如有侵权请邮件与我们联系处理。

发表评论

您的电子邮箱地址不会被公开。 必填项已用*标注